

**O Programa de Apoio ao Desenvolvimento Tecnológico da Indústria de
Semicondutores (PADIS)**

***Projeto Prático no ChipInventor:
Inversor CMOS, Extração Parasita e Oscilador em Anel (N=3)
Nome: Gabriel Vieira da Silva Leite***

RELATÓRIO – UNIDADE 8

28 / 08 / 2026

1 – Introdução

O desenvolvimento de circuitos integrados digitais envolve diversas etapas, desde a elaboração do circuito em nível esquemático até sua implementação física e verificação. Neste projeto foi utilizado o ambiente ChipInventor, considerando a tecnologia SkyWater 130 nm, para desenvolver uma porta inversora CMOS e, posteriormente, utilizar esse circuito como bloco fundamental para a construção de um oscilador em anel de três estágios.

A primeira etapa do projeto consiste no desenvolvimento de uma porta inversora CMOS composta por um transistor pMOS e um transistor nMOS. O circuito é estruturado de forma complementar, com o pMOS conectado à alimentação positiva e o nMOS conectado ao terra. Os gates dos dois transistores recebem o mesmo sinal de entrada, enquanto seus drains são conectados ao nó de saída.

O funcionamento do inversor é baseado na condução complementar dos transistores. Quando a entrada está em nível lógico baixo, o pMOS conduz e o nMOS permanece desligado, fazendo com que a saída se aproxime da tensão de alimentação. Quando a entrada está em nível lógico alto, ocorre o comportamento oposto, levando a saída para próximo do potencial de terra.

No dimensionamento dos dispositivos, deve-se considerar uma largura de canal maior para o pMOS em relação ao nMOS, compensando a menor mobilidade dos buracos. Após a construção do schematic, o circuito é simulado para verificar sua característica de transferência.

Em seguida, o circuito é implementado fisicamente no ambiente de layout. São realizadas verificações DRC, LVS e Antena, além da extração dos efeitos parasitas. O netlist SPICE resultante da extração fornece capacitâncias parasitas que posteriormente são utilizadas para estimar o atraso de propagação e a frequência de oscilação do circuito em anel.

Na segunda etapa, três inversores idênticos são conectados em sequência, com a saída do terceiro estágio retornando à entrada do primeiro. Essa configuração forma um oscilador em anel de três estágios, cuja frequência teórica pode ser estimada a partir do atraso de propagação de cada inversor. O enunciado determina que, para essa etapa, não é necessário realizar a simulação do oscilador no ChipInventor, sendo solicitados apenas os prints do schematic e do layout.

2 - Objetivos

Desenvolver o fluxo completo de projeto de um circuito CMOS utilizando o ChipInventor, abrangendo a criação e simulação de um inversor CMOS, sua implementação física, verificação e extração parasita, além da construção estrutural de um oscilador em anel de três estágios, através das etapas:

- Desenvolver o schematic de uma porta inversora CMOS;
 - Utilizar um transistor pMOS e um transistor nMOS;
 - Adotar uma largura de canal do pMOS maior que a do nMOS;
- Simular a característica de transferência do inversor;
- Implementar o inversor fisicamente no ambiente de layout;
 - Realizar as verificações DRC, LVS e Antena;
 - Realizar a extração dos elementos parasitas do circuito;
 - Identificar as capacitâncias parasitas presentes no netlist SPICE;
- Construir um oscilador em anel composto por três inversores;
- Implementar o layout do oscilador em anel;
- Calcular teoricamente a frequência de oscilação utilizando as capacitâncias extraídas.

Esses objetivos correspondem ao fluxo definido na atividade, que contempla o desenvolvimento do inversor e sua utilização posterior na construção do oscilador em anel.

3 - Ferramentas e Materiais

Para o desenvolvimento do projeto foram utilizados:

- Plataforma ChipInventor;
- Tecnologia SkyWater 130 nm;
- Ambiente de Schematic;
- Ambiente de Layout;
- Verificação DRC (Design Rule Check);
- Verificação LVS (Layout Versus Schematic);
- Verificação de Antena;
- Extração parasita PEX (Parasitic Extraction);

A atividade utiliza essas ferramentas para representar o circuito, realizar sua implementação física, verificar sua conformidade e extrair os efeitos parasitas associados ao layout.

4 - Resultados e Discussões

4.1 - Projeto do inversor CMOS

Inicialmente foi desenvolvido o circuito esquemático da porta inversora CMOS. O circuito é constituído por um transistor pMOS e um transistor nMOS.

O source do pMOS foi conectado à alimentação VDD, enquanto o source do nMOS foi conectado ao GND. Os gates dos dois transistores foram conectados ao mesmo sinal de entrada, denominado IN. Os drains dos dois dispositivos foram interligados, formando o nó de saída OUT.

Os terminais bulk também foram conectados de acordo com a estrutura complementar do circuito, com o bulk do pMOS conectado ao VDD e o bulk do nMOS conectado ao GND.




Figura 1 – Schematic do inversor CMOS

No dimensionamento dos transistores foi considerada a condição: $W_p > W_n$.

Essa relação é especificada no enunciado para compensar a menor mobilidade dos buracos no pMOS em relação aos elétrons no nMOS. Os valores utilizados foram: $W_p = 20$ e $W_n = 10$.

Após a elaboração do schematic, foi realizada uma análise DC para verificar o comportamento da tensão de saída em função da tensão de entrada.

A fonte V2 foi utilizada como sinal de entrada, sendo realizada uma varredura entre 0 V e 1,8 V, com passo de 0,1 V. O comando utilizado foi: dc V2 0 1.8 0.1

A tensão do nó VOUT foi utilizada como variável de saída para a obtenção da característica de transferência.



Figura 2 – Curva de transferência do inversor

A curva de transferência permite observar o comportamento inversor do circuito. Para uma tensão de entrada próxima de 0 V, o pMOS permanece conduzindo e a saída se aproxima de VDD. À medida que a entrada aumenta, ocorre a transição para o estado de condução do nMOS, fazendo com que a saída se aproxime de 0 V.

Dessa maneira, a simulação permite validar a operação lógica do circuito como uma porta NOT, conforme solicitado na primeira etapa da atividade.

4.2 - Layout físico do inversor

Após a validação do schematic, foi realizada a implementação física do inversor.

O layout foi desenvolvido utilizando as camadas disponíveis na tecnologia SkyWater 130 nm, incluindo regiões de difusão, polissilício, metal e contatos. O objetivo foi reproduzir fisicamente as conexões definidas no schematic.

A estrutura física foi organizada de forma que os gates dos transistores fossem controlados pelo mesmo sinal de entrada, enquanto os drains foram interligados para formar a saída.




Figura 3 – Layout físico do inversor CMOS

Após a construção do layout foi realizada a verificação DRC (Design Rule Check).

O DRC verifica se as dimensões, espaçamentos e demais características geométricas do layout estão de acordo com as regras de projeto da tecnologia utilizada.

Na sequência foi realizada a verificação LVS (Layout Versus Schematic). O LVS compara a estrutura elétrica obtida a partir do layout com o circuito desenvolvido no schematic. Dessa forma, é possível verificar se os transistores e suas conexões foram implementados corretamente.




Figura 4 – Resultado das verificações DRC e LVS

Também foi realizada a verificação da regra de Antena. Essa análise faz parte do fluxo de verificação física e busca identificar possíveis violações relacionadas às estruturas condutoras do layout durante o processo de fabricação.




Figura 5 – Resultado da verificação de Antena

Após a conclusão do layout e das verificações físicas, foi realizada a extração parasita (PEX). A extração gera um netlist SPICE contendo os elementos parasitas associados à implementação física. Entre esses elementos estão as capacitâncias presentes nos nós de entrada e saída. Além disso, foi gerado o gráfico do comportamento inversor do circuito.




Figura 5 – PEX e gráfico do comportamento do inversor

4.3 - Oscilador em Anel de três estágios

Na segunda etapa foi utilizado o inversor CMOS desenvolvido anteriormente como bloco básico para a construção de um oscilador em anel com três estágios.

O oscilador é formado por três inversores conectados em cascata, sendo a saída do terceiro inversor conectada novamente à entrada do primeiro.




Figura 6 – Esquemático do oscilador em anel N = 3

A realimentação entre os três inversores forma um laço fechado. Como cada estágio introduz uma inversão lógica e existem três estágios, o circuito apresenta um número ímpar de inversões, permitindo a formação da oscilação.

Após a construção do esquemático, os três inversores foram dispostos no ambiente de layout e interconectados fisicamente para formar o laço fechado.

A implementação deve garantir as conexões:

- Saída INV1 → Entrada INV2
- Saída INV2 → Entrada INV3
- Saída INV3 → Entrada INV1




Figura 7 – Gráfico do comportamento do oscilador em anel N = 3

5 - Conclusão

A atividade permitiu aplicar, de forma prática, conceitos fundamentais do fluxo de projeto de circuitos integrados CMOS, abrangendo a elaboração do circuito em nível esquemático e sua implementação física. Na Etapa 1, foi desenvolvido o esquemático de um inversor CMOS utilizando um transistor PMOS e um transistor NMOS, com as respectivas conexões de alimentação, entrada e saída. Em seguida, foi iniciada a implementação do circuito em nível de layout, permitindo compreender a relação entre as estruturas físicas dos transistores, as camadas de interconexão e as conexões elétricas definidas no esquemático.

Durante a etapa de layout, foram realizadas verificações de DRC (Design Rule Check) e LVS (Layout Versus Schematic), possibilitando identificar problemas relacionados a espaçamento entre camadas metálicas, sobreposição de vias e conectividade entre os dispositivos. A análise dos erros contribuiu para compreender a importância do cumprimento das regras de fabricação e da correspondência entre a implementação física e o circuito esquemático.

Na Etapa 2, foi realizado o Projeto Estrutural do Oscilador em Anel com ($N=3$), desenvolvido somente em nível de esquemático. O circuito foi estruturado a partir de três estágios inversores CMOS conectados em configuração de anel, de modo que a saída de cada estágio alimenta a entrada do estágio seguinte e a saída do terceiro estágio é realimentada para a entrada do primeiro. A utilização de um número ímpar de inversores permite a existência da inversão necessária para estabelecer a oscilação do circuito.

Dessa forma, a atividade permitiu compreender diferentes níveis do fluxo de projeto de circuitos integrados, desde a representação lógica e elétrica dos circuitos até sua implementação física. A Etapa 1 proporcionou maior contato com os procedimentos de layout e verificação física, enquanto a Etapa 2 permitiu aplicar esses conhecimentos na estruturação de um circuito sequencial baseado em realimentação, consolidando a compreensão sobre a operação e a organização de um Ring Oscillator de três estágios.

6 - Referências Bibliográficas

SKY WATER TECHNOLOGY. *SkyWater SKY130 Process Design Kit (PDK)*.

SEDRA, A. S.; SMITH, K. C. *Microelectronic Circuits*. Oxford University Press.

RAZAVI, Behzad. *Design of Analog CMOS Integrated Circuits*. New York: McGraw-Hill, 2001.